天威保变前三季度净利润巨亏22亿元缘由

多核心CPU令人厌恶。DRAM的运行遭受带宽难题。随着CPU性能的不断提升，新的问题在于将有更多计算核心尝试访问服务器内存，而带宽将进一步吃紧。

解决方案之一在于将DRAM在逻辑层之上按层堆叠，从而使所构成的混合内存立方体(简称HMC)拥有更高的访问速度 美光如今已经实现了这一构想。

美光选择本届丹佛超级计算大会作为舞台，向全世界隆重公布了其专为千万亿次超级计算机所开发的HMC芯片。其它目标运用还包括数据包处理、数据包缓冲或存储以及处理器加速 总之任何在内存带宽限制方面受到束缚的应用都能从中取得提升。

在这次展会上，富士通展现了一块来自搭载HMC芯片的未来超级计算机原型机的。美光也参与其中，并着力创建一套生态系统、旨在吸引更多厂商关注并使用HMC芯片。

一块DRAM芯片结合了访问流程所必需的内存与逻辑功能。如果大家将DRAM芯片层彼此堆叠，那么逻辑电路也将出现重复。HMC给出的方案是将逻辑电路从各芯片当中去除，转而使用一个位于芯片底部的基础逻辑层，从而为HMC当中每一个DRAM层提供相应功能。

HMC的方案展现：利用硅通孔作为贯穿各层的通道。

美光的HMC方案当中拥有四到八个内存层。该公司在一篇博文中表示： 每一个内存层都具有数百万个处于定义组(仓库)中的内存单元，并配备复杂的支持逻辑(仓库控制器)、旨在全方位控制内存单元并提供面向内部通交叉交换机制的接口 HMC具有16套彼此独立运作的仓库体系，目的在于让每个体系实现稳定的10GB/s(即80Gb/s)真实内存带宽。逻辑层还支持外部接口、交叉交换、内存调度器、内置自测试(简称BIST)、边带信道和众多可靠性、可用性及可服务性(简称RAS)功能。

逻辑层通过贯穿整套结构的通道实现与各DRAM层的连通或对话，也就是所谓硅通孔(简称TSV)机制。这给制造工艺设计师带来了不少难题，由于用于连接底层与三层之间的硅通孔长度与用于连接底层与4层之间的硅通孔长度几近没什么差别。控制制造精度成了产品成功的必要前提，由于一旦连通的层数出现偏差、全部多层模板就会完全报废，由此带来的损失要远高于单层DRAM晶圆。

这些硅通孔技术必须完善地与本身经过的DRAM层相绝缘 这又是另一个制造层面的难题。

第三点：DRAM层在硅通孔贯穿位置不能存在内存单元。而层数越多，我们所需要的硅通孔数量也越多，这就让芯片层设计师的工作变得愈发复杂。

其实所谓 立方体 只是一种夸张的形容;真正的逻辑与内存层其实很薄、并不能构成立方结构。

HMC具有高速CPU连接，而硅通孔则使访问进行 大规模并行 时代。正如美光在一份16页的演示说明中所表述：

HMC设备中的DRAM非常独特，其设计目的在于支持10六个独立的自支持仓库。每套仓库提供10Gb/s稳定内存带宽，因此立方体的整体带宽可达到160GB/s。在每套仓库当中，各DRAM层都具有两个储库，相当于2GB设备中总计包括128个储库、4GB设备中总计包括256个储库。这给系统性能带来了巨大影响 与以锁步方式运行储库的常规内存相比，新方案拥有更低的查询延迟以及更出色的数据响应可用性。

最快的止泻方法

酒泉牛皮癣医院哪家好

什么是冠心

急性腹泻种类和缘由

进口原研他达拉非效果怎样

鼻炎流涕鼻塞怎么缓解